74LS00与非门芯片输入钳位二极管的属性探究*

刘晓东**，何松亚

(天津工业大学物理科学与技术学院，天津　300387)

摘要:为了了解各厂家晶体管-晶体管逻辑(TTL)74LS00与非门芯片输入特性,以利于电子设计应用和大学教学的目的,采用由"二极管(D)串联电阻(R)系统"的总伏安特性提取内部参数法,结合实测12家74LS00与非门芯片的电源(V_{CC})与输入端A的伏安特性、正常输入端伏安特性和电压传输等特性,确定了不同芯片的输入钳位二极管(D_1)的属性:8家的D_1确实为肖特基势垒二极管,而4家的D_1为典型的硅基二极管,但采用了硅基三极管倒置的结构,以提高允许的最低输入电压范围.同时,比较自洽而准确地导出了各上拉电阻(R_1)的阻值,测量值为16.5~27.6 kΩ,标准值为20.0 kΩ,以推测芯片内部其他电路参数.

关键词:晶体管-晶体管逻辑;74LS00与非门;钳位二极管;肖特基势垒二极管

中图分类号:TN783　　**DOI**:10.19789/j.1004-9398.2021.02.005

0　引　言

低功耗、采用肖特基势垒二极管和晶体三极管工艺的晶体管-晶体管逻辑(transistor-transistor logic,TTL)74LS00集成与非门芯片已经流行了50 a,广泛应用在各电子技术领域[1-6],国际上有不少厂家生产符合一定规范的芯片[7].对于常用的74LS00与非门芯片来说,相对于更早一些的"标准7400"芯片,除了做到各项指标尽可能的兼容外,由于增大了输入级和裂相级限流电阻,整个芯片的静态功耗减小很多[8-14].然而,比较多厂家的型号74LS00芯片,其具体电路参数、甚至局部电路结构相对于"标准/典型的74LS00"电路(美国德州仪器公司TI的SN74LS00N)会有所不同,难免会出现表面上各项指导性指标满足国际规范,但某种电气性能却存在不理想的情况.TTL与非门芯片74LS00的输入特性也会因厂家不同而有所差异.目前,几乎所有国内高校的相关教材中均以SN74LS00N的"肖特基势垒二极管(Schottky barrier diode,SBD)D_1串联20 kΩ上拉电阻R_1"结构和参数为标准,给出74LS00与非门芯片的工作原理和指标.本研究采用由"二极管(D)串联电阻(R)系统"的总伏安特性提取内部参数法,结合实测12家74LS00与非门芯片的电源(V_{CC})与逻辑输入A端的伏安特性(u_{DR}-i_{DR})、正常输入端伏安特性(u_I-i_I)和电压传输特性(u_O-u_I)等特性,确定各家芯片的D_1属性和R_1值及可能的结构特征.

1　理论部分

1.1　74LS00与非门芯片的标准原理电路

74LS00与非门芯片的标准原理电路如图1所示[11],图中涉及了各个电阻(R_1、R_2、R_{4-6}和R_B、R_C)的理论设计标准值.本文只探讨与输入级元件——钳位二极管(clamp diode,$D_{1,2}$)、上拉电阻(pull resistor,R_1)和裂相三极管(T_2)的偏置电阻(R_6)相关的输入伏安特性和电压传输特性等细节问题.




图1　74LS00与非门芯片的标准原理电路与参数[11]

收稿日期:2020-03-28

* 国家教育部留学回国人员科研启动基金(第48批)

** 通信作者:liuxiaodong@tjpu.edu.cn

目前普遍认为[7-14]:$D_{1,2}$为SBD(以下统一记为D_1),导通电压(V_{DF})为0.3~0.4 V,比开启电压约高0.1 V.由于默认$T_{2,5}$的B-E开启电压(V_{on})和充分导通电压(V_F)分别为0.5和0.7 V,因而确定输入低电平最大值($V_{IL(max)}$)=0.5+0.7−0.4=0.8 V,阈值电压(V_{TH})=0.7×2−0.2=1.2 V.

多数教材认为u_O-u_I中实际的0.4 V过渡区"不具有线性区"的理想变化特性是不正确的,在本文随后的实测中会给出复杂的特征.由于无法直接测定D_1属性和R_1值,所以,首先仿真研究了由DR系统的总伏安特性提取内部参数法,以确信该方法用于提取各厂家芯片D_1属性和R_1值的准确性.

1.2　DR系统的内部参数提取法仿真

DR系统的内部参数提取法Multisim14仿真原理如图2所示,其中针对流行芯片可能出现的情况仿真了2个DR系统电路:属于小电流SBD的RB751V40串接20 kΩ电阻系统和属于小电流硅基二极管(silicon-based diode,SiD)的1N4149串接18 kΩ电阻系统.同时2个系统均采用0~0.25 mA按2%每步变化的电流源(I_{DR})仿真测量系统的u_{DR}-i_{DR},使得接近实际芯片的单门输入短路电流,总电压最大值约为5 V.




图2　二极管(D)串联电阻(R)系统的内部参数提取法仿真原理

原理上,二极管D的伏安特性满足

$$i_{DR} = i_D = i_R = I_S(e^{-\frac{u_{DR}-i_{DR}R}{U_T}} - 1), \tag{1}$$

式中I_S为反向饱和电流,U_T为理想二极管的电压当量,约为26 mV[15],而实际二极管的电压当量不同程度地偏离该值[16-21],记为u_T.因为无法直接监控二极管的端电压(u_D),但可以直接监控二极管的电流(i_D)=i_{DR},所以取D和R的共同参数i_{DR}进行仿真和实测分析研究.于是,式(1)变形推得

$$u_{DR} = u_T\ln(\frac{i_{DR}}{I_S} + 1) - i_{DR}R. \tag{2}$$

仿真和实测分析中,根据DR系统u_{DR}-i_{DR}离散点数据,由式(2)拟合出D的内部参数I_S、u_T和R值.为了直观地考察D的属性,应该提取出单独D的u_D-i_D,则根据拟合出的R值得到

$$u_D = u_{DR} - i_DR, \tag{3}$$

从而提取出单纯的u_D-i_D.

图3(a)和(b)分别为仿真2个DR系统得到的u_{DR}-i_{DR}和计算提取的u_D-i_D.图中给出了3个参数的拟合值和拟合误差,经与Multisim14软件的器件库数据(对于SBD的RB751V40,I_S=14.19 nA,u_T=U_T=26 mV;对于SiD的1N4149,I_S=0.10 pA,u_T=U_T=26 mV)对比,R值的拟合结果误差和精确/准度均在0.05%以内.I_S和u_T的拟合结果误差略大,原因在于小电流状态的取样数据点较少(实际测量也是如此),但其具体值对直接判断D的属性帮助不大.在图3(b)中,I_S和u_T的二次拟合结果与图3(a)的直接拟合结果完全吻合,在工作电流为0.25 mA时,RB751V40和1N4149的导通压降(V_{DF})分别约为0.27和0.57 V,分别属于SBD和SiD,与实际器件完全相符.因此,DR系统的内部参数提取法得到的R值是非常可信的,而提取D的伏安特性图可以明确D的属性,其V_{DF}和V_{on}(根据开启电流值I_{on}定义与V_{DF}有较大不同)可用于其他定量计算.




图3　2个DR系统的Multisim14仿真与拟合结果

(a)u_{DR}-i_{DR};(b)u_D-i_D

2 实验与分析

2.1 输入相关特性的实测和分析

2.1.1 测试芯片、方法和仪器

12家74LS00与非门芯片分别为(按型号字母排序):01.原荷兰飞利浦公司(74LS00N,PHI);02.日本电气公司(B74LS00D-T,NEC);03.原美国仙童公司(DM74LS00N,FSC);04.美国国家半导体公司(DM74LS00N,NSC);05.韩国高仕达公司(GD74LS00,GS);06.日本日立公司(HD74LS00P,H2T);07.日本三菱公司(M74LS00P,M2T);08.日本富士通公司(MB74LS00,FUJLI);09.中国洪利发公司(SN74LS00N,HLT);10.美国摩托罗拉公司(SN74LS00N,MOT);11.美国德州仪器公司(SN74LS00N,TI);12.原意大利社会通用半导体公司(T74LS00DI,SGS).除厂家09~11,其他厂家并没有完全按照图1所示的"74LS00"标准原理电路的参数进行生产,尽管拥有完全一样的逻辑功能,符合相同的标准要求,但拥有不同的电气特性细节.

通过测量每个厂家5个芯片的标准指标,断定各家的同批次芯片、内部4个与非门$Y_{1\sim4}$及每个门的2个输入端A/B的一致性都较佳,为了方便实验复查,统一测试了1号芯片样品的第1个与非门的Y_1.

测试u_{DR}-i_{DR}时,将V_{CC}(引脚P_{14})接可调电压源V_C(0~7.5 V)输出,A_1(P_1,以下简写为A)串联电流表(统一步调的自变量i_{DR})后接电源地,所有$A_{2\sim4}$接电源地(降低芯片功耗,也避免内部其他门的影响),其包括地(ground,GND)(P_7)在内的所有端口悬空,电压表监控V_{CC}-A两端电压u_{DR};测试u_I-i_I时,将5 V电压源分别接V_{CC}和GND,电流表(监测i_I)串接A_1可调电压源V_I(0~3.8 V)与地之间,电压表监测A_1的u_I,所有$A_{2\sim4}$接电源地而其他所有端口悬空;测试u_O-u_I时,将5 V电压源分别接V_{CC}和GND,A_1接可调电压源,电压表1监测A_1的u_I(统一步调的自变量),电压表2监测Y_1(P_3)的u_O,所有$A_{2\sim4}$接GND而其他端口悬空.

74LS00与非门芯片的测试实验使用EL-ELL-VI型数字电路教学实验仪,V_{CC}使用实验仪上的5 V电压源,而V_C(0~7.5 V)和V_I分别使用6和3节充满的雷摄电池(1 300 mA·h)以及1 kΩ可调电阻器实现,电压和电流测量分别使用DT9205和VC890D万用表.

2.1.2 u_{DR}-i_{DR}特性分析

图4(a)和(b)为12家74S00与非门芯片的u_{DR}-i_{DR}特性与3个参数(I_S、u_T和R_1)的拟合结果,其中I_S和u_T的拟合误差较大但不影响结果,R_1拟合误差最大不超过0.06 kΩ.

图5(a)和(b)为按照式(3)计算而得到的12家74S00与非门芯片D_1的u_D-i_D特性,说明提取的数据体现了二极管的属性,其中01、03和04号芯片明显属于SiD,而由于所有二极管D_1都工作在很小的电流状态(5 V的V_{CC}情况下均i_D<0.3 mA),10号的D_1也应该认为属于SiD.其他8家D_1的工作电压均<0.45 V,可认为其属于SBD.

虽然成功确认了有1/3的厂家没有按照SBD工艺制作74LS00与非门芯片的输入级,但新的问题是,如果输入级结构如标准电路图1所示,则按SiD工艺制作的74LS00与非门$V_{IL(max)}$将<0.8 V的指标(0.3~0.4 V).造成的后果是:假如u_I=0.7 V,则由于输入级与裂相级相接的V_{B2}点电位被$T_{2,5}$钳位在1.3~1.4 V,所以输出Y_1将为高电平,显然这样的结构设计不合理.于是,需要继续探究其他输入相关的电气特性,如u_I-i_I和u_O-u_I.

2.1.3 输入u_I-i_I特性分析

图6(a)和(b)给出了12家74LS00与非门芯片的输入伏安u_I-i_I特性,其中u_I范围是0~1.7 V,因为超过1.6 V后,所有门的输入电流均可认为是0(即I_{IH}≈0).从图6可知,12家74LS00芯片的与非门u_I-i_I特性曲线有明显差异,同样反映了与输入端元件属性、参数和结构相关的定量信息.

(1) u_I=0对应的工作点为输入端短路情形,对应电流为输入短路电流I_{IS}(对应标准指标的$I_{IL(max)}$<0.4 mA[11]),与图4给出的u_{DR}≈V_{CC}=5 V时对应的i_{DR}基本吻合.结合图5所示,计算提取的D_1在I_{IS}下的V_{DF},根据计算可以再次确定R_1的值

$$I_{IS} \approx \frac{V_{CC} - V_{DF}}{R_1}, \tag{4}$$

式中各V_{DF}值如图5所示,为各D_1在各自I_{IS}附近的压降(取值对应图中的各工作点标号).由式(4)独立计算导出的R_1值列于图6曲线上方,与式(3)直接拟合出的R_1值符合得非常好,使间接提取的u_D-i_D特性更加可信.

(2)多数厂家(除05和11号外)与非门的u_I-i_I特性在较宽的有效低电平范围内是直线下降的,可以用如下公式第3次拟合出R_1值

$$i_I \approx \frac{V_{CC} - V_{DF} - u_I}{R_1}, \tag{5}$$

这里,用V_{DF}代替变化不大的D_1压降.由此方法拟合




图4　不同厂家74LS00与非门芯片的u_{DR}-i_{DR}特性与参数的拟合结果

(a)01~06;(b)07~12




图5　不同厂家二极管(D_1)的伏安特性(u_D-i_D)与正向导通压降(V_{DF})

(a)01~06;(b)07~12

出的R_1值列于图6曲线的右上方,与前述2个方法得到的R_1值也符合得非常好.

(3)对于05和11号74LS00与非门芯片,都在u_I=0.2 V前的小区域内缓慢下降,然后开始快速下降.这种现象可解释为:i_I的额外下降来源于裂相级的较大分流作用,分走的电流用于提前打开低电平输出驱动管T_5和有源泄放电路,原因就在于电阻R_6值比标准值12 kΩ小了很多.于是,可以对实测曲线进行分段拟合,第1小段拟合的阻值对应R_1值,而第2大段拟合的阻值对应R_1、R_6、r_{be5}和有源泄放电路等效的r_6构成的输入级等效内阻:R_0=R_1//[R_6+(r_{be5}//r_6)],其中r_{be5}可按1~2 kΩ估算,由于有源泄放电路约等效为恒流源,其等效的r_6可认为很大,因而可以忽略.由拟合结果可知,2个R_1值同样与前述2个方法得到的值较好符合,而2个R_0分别为8.21和7.60 kΩ,说明R_6确实很小.

(4)如果约定在i_I→0附近的u_I为阈值电压(V_{TH}),则12家74LS00与非门芯片的V_{TH}值可分为2组,8家位于1.2 V附近,4家位于1.6 V附近,与前述根据D_1导通压降V_{DF}而分的2组完全对应.也就是说,对于D_1为SiD的74LS00与非门芯片,V_{DF}本应低0.3~0.4V,反而高了0.3~0.4 V.这说明,这4家74LS00与非门芯片的输入级结构很可能沿用了早期7400与非门芯片的倒置硅基三极管结构,因此需要进一步考察74LS00与非门芯片的u_O-u_I而给出的V_{TH}来证实.

2.1.4　u_O-u_I的分析

图7(a)和(b)给出了12家74LS00与非门芯片的实测u_O-u_I特性,其中多数特性的过渡区具有复杂的结构,本研究不予详细讨论.

首先,从05和11号74LS00与非门芯片在u_I<0.8 V的低电平范围内u_O线性下降的特征来看,印证了u_I-i_I特性分析中$T_{5,6}$提早打开,使u_O被动拉低的推断.但是,依然所有值u_O>4.0 V,这说明多数教材给出u_O最大值3.6 V(5.0~0.7 V×2)很不严谨.

其次,若约定在u_O达到各自的最小低电平电压V_{OL}(多数在0.1~0.2 V)附近的u_I为V_{TH},则分组情况




图6　不同厂家74LS00与非门芯片的输入伏安特性(u_1-i_1)

(a)01~06;(b)07~12




图7　不同厂家74LS00与非门芯片的实测 u_O-u_1 特性

(a)01~06;(b)07~12

与 u_1-i_1 特性分析中得到的结果完全一样,不过对应的 V_{TH} 均超前0.1~0.2 V,这是因为裂相管 T_2 可以比 D_1 彻底截止提前0.1~0.2 V导通,快速主动压低了 u_O.

使用 u_O-u_1 特性得到的 V_{TH} 为基准,加上各自的 V_{DF} 就能得到 R_1 下的钳位电压 V_{CL},如图8所示.D_1 均为SiD的01、03、04和10号与非门芯片的 V_{CL} 都接近 $3V_{BE}$=2.1 V,与7400的钳位电压一致,因此,基本能断定其输入级在结构上仍然为7400式的倒置三极管(倒T)结构,这样能够保证和7400一样宽的输入低电平范围,还能降低静态功耗.而其他8家芯片的 V_{CL} 都接近 $2V_{BE}$=1.4 V,说明其的确采用了74LS00的"单SBD"的"标准"结构.




图8　不同厂家74LS00与非门芯片的输入级钳位电压 V_{CL}

3　结　论

通过对目前流行的12家74LS00与非门芯片3个输入相关的特性(DR系统的 u_{DR}-i_{DR}、u_1-i_1 和 u_O-u_1)实测、定性和定量分析研究,得出存在2类输入级钳位二极管(SiD和SBD)和对应的2类输入结构(倒T和单SBD)芯片的结论.虽然"标准"的"单SBD"结构占多数,但不能说明该结构是"倒T"结构的改进,具有比"倒T"结构更好的输入特性.同时表明,各个厂家74LS00与非门芯片还具有不同的 R_1、I_{IS}、裂相管的

R_6和T_5的V_{on}值等.所以,在大学教学与实际电子设计应用中,不宜想当然地认为所有产品均具有教科书中标明的单一结构与参数,以正确使用所拥有的74LS00与非门芯片.

参 考 文 献

[1] 高慧.基本逻辑门电路及其应用概述[J].数字通信世界,2018(7):188.
[2] 季丽琴.基于Multisim 10的与非门实现多种逻辑功能的设计与仿真[J].电脑与信息技术,2015,23(6):49-51.
[3] 张学文,司佑全.TTL反相器的仿真分析[J].湖北师范大学学报(自然科学版),2018,38(4):57-64.
[4] 赵洁,饶增仁,郭明超.TTL逻辑电平检测电路研究与设计[J].甘肃高师学报,2016,21(3):15-16.
[5] 陈廷侠.HD74LS00P与非门线性运用幅频特性研究[J].新乡师范高等专科学校学报,2005,19(2):35-36.
[6] 丁洁,张欣.TTL与非门在电力系统中的应用[J].漯河职业技术学院学报,2013,12(2):98-99.
[7] 高观望.数字电子技术基础[M].2版.北京:中国电力出版社,2019.
[8] 陈新龙,何伟.数字电子技术基础[M].北京:清华大学出版社,2018.
[9] 沈任元.数字电子技术基础[M].2版.北京:机械工业出版社,2019.
[10] 田培成,沈任元,吴勇.数字电子技术基础[M].3版.北京:机械工业出版社,2016.
[11] 阎石.数字电子技术基础[M].6版.北京:高等教育出版社,2016.
[12] 夏路易.数字电子技术基础[M].北京:科学出版社,2012.
[13] 陈龙.现代数字电子技术基础实践[M].北京:机械工业出版社,2017.
[14] 韩焱.数字电子技术基础[M].2版.北京:电子工业出版社,2014.
[15] 童诗白,华成英.模拟电子技术基础[M].5版.北京:高等教育出版社,2015.
[16] 潘跃林,肖欢.一种二极管特征参数的提取方法[J].船电技术,2015,35(8):55-57.
[17] 王复亮.二极管伏安特性方程的矫正[J].昌潍师专学报,2000,19(2):17-19.
[18] QIAN H,LEE K B,VAJARGAH H S,et al. Characterization of p-$GaN_{1-x}As_x$ / n-GaN PN junction diodes[J]. Semicond Sci Technol,2016,31(6):065020.
[19] 连汉丽.二极管伏安特性曲线的理论分析[J].西安邮电学院学报,2008,13(5):150-152.
[20] 马元良,李海琴,毛多鹭,等.二极管PN结的正向电流特性测量[J].物理实验,2013,33(11):4-7.
[21] 粟春渔,罗光丽,鲁晓娟,等.多种方法研究二极管的伏安特性曲线[J].无线互联科技,2014(7):129+256.

Investigation on the nature of the input clamp diodes in 74LS00 NAND gates chips

LIU Xiaodong, HE Songya

(School of Physical Science and Technology, Tiangong University, Tianjin 300387)

Abstract: To full understand the input properties of the trannistor-transistor logic(TTL) 74LS00 NAND-gate chips made by various manufacturers to facilitate the electronic design application and the purpose of university teaching, the internal parameter extraction method based on the total volt-ampere property of "a diode (D) series resistance (R) system" is adopted, combined with measuring the volt-ampere property between the chip's power supply (V_{CC}) and input pin A, the normal input volt-ampere property and the voltage transfer property of 74LS00 NAND-gate chips made by 12 manufacturers, to determin the properties of input clamp diode D_1. The research results show that 8 clamp diodes D_1 are really Schottky barrier diodes, while the D_1 of 4 companies are typical silicon-based diodes, but the inverted structure of silicon-based diodes is adopted to improve the allowable minimum input voltage range. At the same time, the resistance values of each pull-up resistor R_1, ranging from 16.5-27.6 kΩ, while the standard value is 20.0 kΩ, which are derived more accurately and self-consistently, which lays a foundation for speculating other circuit parameters inside the chip.

Keywords: transistor-transistor logic; 74LS00 NAND-gate; clamp diode; Schottky barrier diode

(责任编辑:兰丽丽)